5章时序逻辑电路习题答案

习题答案

5.1.1

解：时序电路由完成逻辑运算的组合电路和起记忆作用的存储电路两部分组成， 其中，存储电路由触发器或锁存器组成。

时序电路的状态与时间因素有关，即电路任何一个时刻的输出状态不仅取决于当 时的输入信号，还与电路的原状态有关。 5.1.2

解：时序逻辑电路功能的描述方法有：逻辑方程组、状态转换表、状态转换图和 时序图等。 5.2.1

解：状态方程为：

Qn+1=D=XQn

X=0时，QX=1时，Qn+1=Qn， =Qn。

n+1输出方程为：

Z=XQn

状态表如表题解5.2.1。

表题解5.2.1

X 0 0 1 1

状态图为图题解5.2.1（a）。

Q0/101/01/110/1Qn 0 1 0 1 Qn+1 0 1 1 0 Z 1 1 1 0 X/Z图题解5.2.1（a）

输出波形为图题解5.2.1（b）。

CPXQZ

图题解5.2.1（b）

5.2.2

解：（1）根据逻辑图写方程，包括时钟方程（同步，可以不写）、驱动方程和输出方程。

1）驱动方程

J0=K0=Q2n

n J1=K1=Q0 nnn J2=Q0 Q1,K2=Q22）输出方程

n Y=Q2

（2）求状态方程

将各驱动方程代入JK触发器的特性方程Qn+1=JQn+KQn，得到各触发器的状态方程为

n+1nn=Q0nQ2n+Q2Q0 Q0nQ1n+Q0nQ1n Q1n+1=Q0n+1nn=Q0Q1Q2n Q2 （3）列状态表

将电路可能出现的现态和输入变量（本电路没有输入逻辑变量）在状态表中列出，

nnnQ1Q0栏目下，然后将现态一一代入的状态方程和输本电路有8个可能的现态，列在Q2

n+1n+1n+1nnn出方程，分别求出次态Q2Q1Q0和输出Y的值。例如，设电路的初态Q2Q1Q0=000，

n+1n+1代入状态方程和输出方程，得Q2=1、Y=0。如此反复，列出电路=0、Q1n+1=0、Q0的状态表如表题解5.2.2所示。

表题解5.2.2

nnn Q1 Q0 Q2n+1n+1n+1 Q1 Q0 Q2Y 0 0 0 0 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1

（4）画出状态图

根据表题解5.2.2画出状态转换图如图题解5.2.2所示。

图题解5.2.2

5.2.3

解：

J1=Q2Q3，K1=1； J2=Q1，K2=Q1Q3； J3=Q1Q2，K3=Q2

n+1n+1Q1； Q2=Q1Q2+Q1Q3Q2； Q3=Q1Q2Q3+Q2Q3 Q1n+1=Q2Q3·

Y = Q2Q3

电路的状态转换图如图题解5.2.3所示，电路能够自启动。

图题解5.2.3

5.2.4

解：驱动方程为

J1=K1=1，J2=K2=A+Q1 代入到特性方程，得状态方程：

Q1n+1=Q1n

n+1nQ2=AQ1nQ2

输出方程为

Y=A Q1Q2 AQ1Q2=A Q2Q1+AQ2Q1

由状态方程可得其状态转换表，如表题解5.2.4所示，状态转换图如图题解5.2.4所示。

表题解5.2.4

nnn+1n+1AQ2Q1 Q2Q1Y 00001111001101100 1 0 1 0 1 0 1 01101100101010101 0 0 0 0 1 0 0

图题解5.2.4

其功能为：当A=0时，电路作2位二进制加计数；当A=1时，电路作2位二进制减计数。

5.2.5

解：驱动方程：

D0=Q0nD1=Q0nQn1

状态方程：

Q0n+1=Q0nQn+11=Qn0Qn1

状态转换表:

Q1n 0 0 1 1 Q0n 0 1 0 1 Q1n+1 1 0 0 1 Q0n+1 1 0 1 0 状态转换图和波形图如图题解5.2.5所示。

Q1Q000111001CPQ0Q1图题解5.2.5

功能：同步四进制减法计数器（或4分频）

5.2.6

解： 驱动方程：

J0=K0=1， J1=Q0Q2Q3，K1=Q0,

n K3=Q0 J2=Q0Q3，K2=Q0Q1， J3=Q0Q1Q2，n 代入特性方程得状态方程：

n+1nQ0=J0Q0n+K0Q0=Q0n

nnQ1n+1=J1Q1n+K1Q1n=Q2Q1nQ0n+Q3nQ1nQ0n+Q1nQ0

n+1nnnnnQ2=J2Q2n+K2Q2=Q3nQ2nQ0n+Q2Q1+Q2Q0 nQ3n+1=J3Q3n+K3Q3n=Q3nQ2nQ1nQ0n+Q3nQ0

输出方程： Y=Q3Q2Q1Q0 状态转换表如表题解5.2.6所示。

表题解5.2.6

QQQQ011000000001111000011001n3n2n1n0 Q11000000n+13Q00111100n+12Q00110011n+11Qn+10 Y QQQQ1 0 0 0 0 0 0 0 001111110000111110110011n3n2n1n0 Q00010101n+13Q00100111n+12Q00011001n+11Qn+10 Y 0 0 0 0 0 0 0 0

0 1 0 1 0 1 0 1 101010100 1 0 1 0 1 0 1 10101010状态转换图如图题解5.2.6所示。

图题解5.2.6

由以上分析知，电路为同步十进制减法计数器，能够自启动。

5.2.7

解：该计数器模是6，状态转换图如图题解5.2.7所示。

图题解5.2.7

5.2.8

解：（1）电路为同步时序电路，有两个D触发器，上升沿触发。

n+1Q0=D0=Q1nnnnQ1n+1=Q0,RD=Q0(Q0=0,Q1n=0) nY=CP+Q0在CP作用下的输出波形如图题解5.2.8所示。

图题解5.2.8

（2）输出Y为时钟CP的三分频。

5.2.9

解：时钟方程：

nCP0=CP CP=Q10

驱动方程：

J0=K0=1 J1=K1=1 状态方程：

Q0n+1=Q0n•CP0Q=Q•Q

异步复位信号：

n+11n1n0

nnR=QQ0 1

状态转换图和波形图如图题解5.2.9所示。

Q1Q000011011CP

Q0Q1图题解5.2.9

功能：异步三进制计数器

5.2.10

解：

1．时钟方程：CP0=CP2=CP CP1=Q0

K0=1； J1=1 K2=1 ， K1=1； J2=Q1Q0，激励方程：J0=Q2，状态方程：

n+1nn+1nnQ0=Q2Q0cp0+Q0cp0，Q1n+1=Q1cp1+Q1ncp1，Q2=Q0Q1nQ2cp2+Q2cp2

nnnn2．电路的状态图如图题解5.2.10（a）所示。电路具有自启动功能。

Q2Q1 Q0 100 CP Q0 101 000 011 110 Q1 001 010 111

Q2 （a） (b)

图题解5.2.10

3．波形图如图题解5.2.10（b）所示。

5.3.1

解：电路为同步时序电路，三个D触发器初态均为0，上升沿触发，输出波形如图题解5.3.1所示。

从输出波形图中可看出，该电路的功能为移位寄存器。

图题解5.3.1

5.3.2

解： 两组移位寄存器，每来一个CP，各位数据均向右移一位。全加器的和返送到A寄存器的左端输入。全加器的进位输出CO经一个CP 的延迟反送到全加器的进位输入端CI。在CP作用下，各点数据如表题解5.3.2所示。

4个CP信号作用后，A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。 4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。

表题解5.3.2

CP A3A2A1A0 0 1 2 3 4 B3B2B1B0 CI 0 1 1 0 0 S CO 0 1 0 1 1 0 1 0 0 0 1001 0011 0100 0001 0010 0000 1001 0000 1100 0000 5.3.3

解：各输出端Q3、Q2、Q1、Q0和L的波形如图题解5.3.3所示。

CP Q0 Q1 Q2 Q3 L 图题解5.3.3

5.3.4

解：MN=00 8进制计数器，MN=01 9进制计数器， MN=10 14进制计数器，MN=11 15进制计数器。

5.3.5

解：图a)所示计数电路，为6进制计数器。

图b)所示计数电路，为9进制计数器。

图c) 是一个十进制计数器。计数顺序是0－9循环。 5.3.6

解： 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图题解5.3.6(a)、(b)所示。

图题解5.3.6

5.3.7

解：74160为具有异步清零，同步置数功能的十进制加法计数器。进位

CO=ETQ3Q2Q1Q0

已知初始状态为0010，则状态转换图为：

Q3Q2Q1Q000100011010001011001100001110110

图题解5.3.7（a）和图（b）为两种方法实现八进制计数器。

（a） （b）

图题解5.3.7

5.3.8

解： M=1时为六进制计数器，M=0时为八进制计数器。 5.3.9

解：此题可有多种答案。图题解5.3.9采用同步置数法实现可控进制计数器。

图题解5.3.9

5.3.10

解：a)所示计数电路为3进制计数器。

b)所示计数电路为8进制计数器。 c)所示计数电路为24进制计数器。

5.3.11

解：用两片74LS160且采用级间同步连接的方式。

方法1：反馈复位法，利用异步清零实现。电路如图题解5.3.11（a）所示。 (24)D=(00100100)BCD，异步清零RD=Q1(2)Q2(1)

图（a）中74LS160（1）为个位计数，74LS160（2）为十位计数。个位芯片的进位信号CO作为十位芯片的使能信号与160（2）的ET、EP相连，当160（1）出现1001状态后，下一个脉冲CP到达时，160（1）返回0000状态，160（2）计数。与非门的入端信号取自160（2）的Q1和160（1）的Q2，当这两者同为高电平时，与非门输出为低电平，使两芯片直接复位至0000状态，实现二十四进制计数。

图题解5.3.11（a）

方同步法2：利用同步置数实现。电路如图题解5.3.11（b）所示。 (23)D=(00100011)BCD，同步置数LD=Q1(2)Q1(1)Q0(1)

图题解5.3.11 (b) 5.3.12

解：用两片16进制计数器74161构成的83进制计数器如图题解5.3.12所示。首先将2片74LS161以并行进位方式级联，构成16×16=256进制计数器，然后采用整体清

零方式或整体置数方式构成83进制计数器。

74LS161具有异步清零和同歩置数功能。图题解5.3.12为利用同步置数功能采用整体置数方式实现的电路。在出现LD=0信号以前，两片74LS161均按十六进制计数。即第（1）片到第（2）片之间为十六进制。当计数器计到01010010时产生LD=0信号，在下一个CP脉冲到达时，将0000同时置入两片74LS161中，计数范围00000000~01010010，构成83进制计数器。

图题解5.3.12 5.3.13

解： 74LS161(1)和74LS161(2)的状态转换图如图题解5.3.13(a)、(b)所示。可见， 74LS161(1)为七进制计数器，且每当电路状态由1001~1111时，给74LS161(2)一个计数脉冲。74LS161(2)为九进制计数器，计数状态由0111~1111循环。整个电路为63进制计数器，分频比为1:63。

图题解5.3.13

5.3.14

解：M=256-82=174 5.3.15

解： Y=Q1Q2

Q0n+1=D0=Q1Q2+Q1Q2+Q1Q2=Q1+Q2 Q1n+1=D1=Q0

Q2n+1=D2=Q1状态转换图如图题解5.3.15，这是一个五进制计数器，能够自启动。

图题解5.3.15

5.3.16

解：

十进制计数器74160的输出Q3Q2Q1Q0作为8选1数据选择器的输入。8选1数据选择器74LS251的输出逻辑式为

Y=D0(A2A1A0)+D1(A2A1A0)+D2(A2A1A0)+D3(A2A1A0) +D4(A2A1A0)+D5(A2A1A0)+D6(A2A1A0)+D7(A2A1A0) 由电路图可见

A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3 ，D2=D4=D5=D7=Q3，D3=D6=0，

则得到

Z=Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+0(Q2Q1Q0)

+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+0(Q2Q1Q0)+Q3(Q2Q1Q0)

写出数据选择器的输出Z与输入Q3Q2Q1Q0之间关系的真值表为表题解5.3.16。

表题解5.3.16

Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 Z 0 0 1 0 1 1 0 1 1 1 由真值表可见电路在一系列CP信号作用下能周期性地输出“0010110111”的序列信号。 5.4.1

解：根据编码状态图为

Q1Q00X111000110101010

已知状态图有4个状态可用2个上升沿触发此JK触发器实现。设两个触发器输出 为Q1、Q0，输入信号为X。

（1） 根据状态图和JK触发器的激励表，可列出相应状态转换表和激励信号如表 题解5.4.1所示。

表题解5.4.1

nQ1 nQ0 X 0 1 0 1 0 n+1Q1 n+1Q1 J1 0 1 0 0 X K1 X X X X 0 J0 0 1 1 X 0 K0 X X 0 1 X 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 0 0

1 1 1 0 1 1 1 0 1 0 1 1 1 1 0 X X X 1 0 0 1 X X X 0 1 （2）画出激励信号卡诺图

由卡诺图得最简激励方程组：

nJ1=K1=Q0X

J0=K0=X

（3）根据激励方程画出逻辑电路如图题解5.4.1。

&FF0XCP1JC11KQ0Q01JC11KQ0Q0

图题解5.4.1

5.4.2 解：

状态转换真值表如表题解5.4.2所示。

表题解5.4.2

激励方程：D2=Q1，D1=Q0，D0=Q2Q1

n+1nQQ=Q1，1状态方程：2n+1n+1nnnQ=QQ1 =Q002，

状态图如图题解5.4.2所示。

Q2Q1 Q0 101 010 000 001 011 111 100 110

图题解5.4.2

电路具自启动能力。 电路图略。 5.4.3 解：

1．状态表如表题解5.4.3所示。

表题解5.4.3

Q1nQ0n n+1Q1n+1Q0/Z X=0 0 0 / 1 1 0 / 1 0 0 / 1 1 0 / 1 X=1 0 1 / 1 1 1 / 1 0 1 / 0 1 1 / 1 0 0 0 1 1 0 1 1 2．激励方程

nD1=Q0nD0=X

nZ=Q1+Q0+X 输出方程

3．逻辑图略